

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant: Koji Uchida

Serial No.:


Conf. No.:

Filed: January 29, 2004

For: STORAGE CONTROL APPARATUS
AND CONTROL METHOD
THEREOF

Art Unit:

Examiner:

*I hereby certify that this paper is being deposited with the United States Postal Service as EXPRESS MAIL in an envelope addressed to: MS Patent Application, Commissioner for Patents, Alexandria, VA 22313-1450, on this date.*Jan. 29, 2004
Date
Express Mail No. EV032731369USCLAIM FOR PRIORITY

Mail Stop Patent Application
Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

Dear Sir:

Applicants claim foreign priority benefits under 35 U.S.C. § 119 on the basis of the foreign application identified below:

Japanese Patent Application No. 2003-052517, filed February 28, 2003

A certified copy of the priority document is enclosed.

Respectfully submitted,

GREER, BURNS & CRAIN, LTD.

By



Patrick G. Burns
Registration No. 29,367

January 29, 2004

300 South Wacker Drive
Suite 2500
Chicago, Illinois 60606
Telephone: 312.360.0080
Facsimile: 312.360.9315

2002360N001

3408,69382

32,360,0080

日本国特許庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されて
いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed
with this Office.

出願年月日 2003年 2月28日
Date of Application:

出願番号 特願2003-052517
Application Number:


[ST. 10/C] : [JP2003-052517]

出願人 富士通株式会社
Applicant(s):

2003年11月 4日

特許庁長官
Commissioner,
Japan Patent Office

今井康夫



()

【書類名】 特許願
【整理番号】 0253368
【提出日】 平成15年 2月28日
【あて先】 特許庁長官 殿
【国際特許分類】 G03F 3/06
【発明の名称】 ストレージ制御装置及びその制御方法
【請求項の数】 5
【発明者】
【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通
株式会社内
【氏名】 内田 幸治
【発明者】
【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通
株式会社内
【氏名】 斎藤 孝明
【発明者】
【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通
株式会社内
【氏名】 伊藤 実希夫
【発明者】
【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通
株式会社内
【氏名】 高津 一馬
【発明者】
【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通
株式会社内
【氏名】 大黒谷 秀治郎

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通
株式会社内

【氏名】 小林 明人

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通
株式会社内

【氏名】 池内 和彦

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通
株式会社内

【氏名】 鎌倉 早苗

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通
株式会社内

【氏名】 西園 晋一

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100094514

【弁理士】

【氏名又は名称】 林 恒徳

【選任した代理人】

【識別番号】 100094525

【弁理士】

【氏名又は名称】 土井 健二

【手数料の表示】**【予納台帳番号】** 030708**【納付金額】** 21,000円**【提出物件の目録】****【物件名】** 明細書 1**【物件名】** 図面 1**【物件名】** 要約書 1**【包括委任状番号】** 9704944**【プルーフの要否】** 要

【書類名】明細書

【発明の名称】ストレージ制御装置及びその制御方法

【特許請求の範囲】

【請求項 1】 単数又は複数の物理ユニットで構成された論理ユニットのデータを、ホストからの要求でアクセスするストレージ制御装置において、前記ホストとのインターフェースを行うチャネルアダプタと、複数の論理ユニットの個々を担当する複数のコントローラとを有し、前記チャネルアダプタは、前記ホストからの前記複数の論理ユニットを連結した連結論理ユニットへの I/O 要求に対し、前記複数のコントローラの内、前記連結論理ユニットを構成する一の論理ユニットを担当する一のコントローラへ I/O 要求を送信して、前記一のコントローラでの I/O 处理した後、前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへ I/O 要求を送信し、前記他のコントローラでの I/O 处理を実行することを特徴とするストレージ制御装置。

【請求項 2】 前記一のコントローラは、前記 I/O 处理後、前記チャネルアダプタに、前記 I/O 要求が前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへまたがる I/O 要求であるかを判定し、前記チャネルアダプタに応答することを特徴とする請求項 1 のストレージ制御装置。

【請求項 3】 前記各コントローラは、各論理ユニットの LBA 範囲を格納するテーブルを有し、前記 I/O 要求の要求 LBA 範囲で、前記テーブルを参照して、前記 I/O 要求が前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへまたがる I/O 要求であるかを判定することを特徴とする請求項 2 のストレージ制御装置。

【請求項 4】 前記チャネルアダプタは、各論理ユニットに対応する前記コントローラと、前記各論理ユニットの LBA 範囲と、前記連結論理ユニットを構成する論理ユニットとを格納するテーブルを有し、

前記ホストからの I/O 要求に対し、対応する前記論理ユニットのコントロー

ラを選択する

ことを特徴とする請求項1のストレージ制御装置。

【請求項5】 単数又は複数の物理ユニットで構成された論理ユニットのデータを、ホストからの要求でアクセスするストレージ制御方法において、

前記ホストからの複数の論理ユニットを連結した連結論理ユニットへのI/O要求をチャネルアダプタで受信するステップと、

前記複数の論理ユニットを担当する複数のコントローラの内、前記連結論理ユニットを構成する一の論理ユニットを担当する一のコントローラへ前記チャネルアダプタからI/O要求を送信して、前記一のコントローラでI/O処理するステップと、

前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへ前記チャネルアダプタからI/O要求を送信し、前記他のコントローラでのI/O処理を実行するステップとを有する

ことを特徴とするストレージ制御方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、ホストからの論理ユニット単位のアクセス要求に応じて、論理ユニットを構成する物理ストレージ装置を実アクセスするストレージ制御装置及びその方法に関し、特に、複数の論理ユニットを連結して、1つの大きな論理ユニットを構成するストレージ制御装置及びその方法に関する。

【0002】

【従来の技術】

磁気ディスク、光磁気ディスク、光ディスク等の記憶媒体を利用したストレージ機器では、データ処理装置の要求で、記憶媒体を実アクセスする。データ処理装置が、大容量のデータを使用する場合には、複数のストレージ機器とこれを制御する制御装置とを備えたストレージシステムを利用する。

【0003】

このようなストレージシステムでは、ホストは、論理ユニット（又は論理ボリ

ューム) という単位で、物理ディスクユニットを認識する。制御装置の能力により、この論理ユニットの容量が制限される。図12は、従来技術の構成図、図13は、従来の論理ユニットの連結の説明図である。

【0004】

図12に示すように、ホスト100は、制御装置110に接続される。制御装置110は、複数(ここでは、4つ)のCA(Channel Adapter)120, 122, 124, 126と、複数(ここでは、2つ)のCM(Centralized Module)128, 130を有する。

【0005】

CA120, 122, 124, 126は、ホスト100との接続のモジュールであり、CM120, 130は、キャッシュメモリを含み、ディスクの制御を行う。CM120, 130は、論理ユニット140, 150を制御する。論理ユニット140, 150は、論理ボリュームを構成する単数又は複数の物理ディスク装置で構成される。

【0006】

CM120, 130と論理ユニット140, 150との接続形態は、CM120, 130のコントローラの能力とキャッシュメモリの大きさに規定される負荷分散を考慮して、1つのCMに接続できる最大論理ユニット数(物理ディスク数)に制限を設け、且つ1つの論理ユニットは、複数のCMに繋がれない。

【0007】

即ち、ホストアクセスのレスポンスを向上するため、CM120, 130に、キャッシュメモリを設けて、自己が分担するディスク装置のデータの一部と、ホストからのライトデータを格納する。

【0008】

即ち、ホストからのリードアクセスに対し、対象データが、キャッシュメモリにステージングされていれば、実際に、ディスク装置をアクセスすることなく、キャッシュメモリのデータを読み出し、転送する。又、ホストからのライトアクセスに対しては、キャッシュメモリにライトデータを書き込んで、書き込み完了とする。キャッシュメモリライトデータは、処理の空き時間に、対象ディスク装置

にライトバックされる。

【0009】

このように、ホストアクセスの向上のため、キャッシュメモリを設けた場合には、キャッシュメモリのサイズが限られ、且つコントローラの能力も限られているから、1つのCMに接続される論理ユニットを制限して、負荷分散する必要がある。

【0010】

しかしながら、ユーザーによっては、ホストから見た論理ユニットを大容量化する要望がある。このため、従来は、図13に示すように、1つのCM128に接続される複数の論理ユニット140, 142を連結し、1つの大きな論理ユニットLU0と、ホスト100側に認識させる方法が提供されていた。

【0011】

【発明が解決しようとする課題】

しかしながら、従来技術では、1つのCM配下では、複数の論理ユニットの連結ができないため、連結された大容量論理ユニットを制御するCMの負荷が大きくなるという問題があり、ホストアクセス性能の低下を生じるおそれがある。

【0012】

又、複数のCMを設けたシステムでは、連結できる論理ユニットが1つのCM配下であるという制限を受け、連結できる論理ユニットに制約があり、柔軟性のある大容量論理ユニットの構成が困難である。

【0013】

従って、本発明の目的は、論理ユニットを連結しても、コントローラの負荷が大きくなることを防止するためのストレージ制御装置及び制御方法を提供することにある。

【0014】

又、本発明の他の目的は、連結できる論理ユニットの制限を解除し、柔軟性のある大容量論理ユニットを構成するためのストレージ制御装置及びその制御方法を提供することにある。

【0015】

更に、本発明の他の目的は、論理ユニットを連結しても、ホストアクセス性能の低下を防止するためのストレージ制御装置及びその制御方法を提供することにある。

【0016】

【課題を解決するための手段】

この目的の達成のため、本発明のストレージ制御装置は、単数又は複数の物理ユニットで構成された論理ユニットのデータを、ホストからの要求でアクセスするストレージ制御装置において、前記ホストとのインターフェースを行うチャネルアダプタと、複数の論理ユニットの個々を担当する複数のコントローラとを有し、前記チャネルアダプタは、前記ホストからの前記複数の論理ユニットを連結した連結論理ユニットへのI/O要求に対し、前記複数のコントローラの内、前記連結論理ユニットを構成する一の論理ユニットを担当する一のコントローラへI/O要求を送信して、前記一のコントローラでのI/O処理した後、前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへI/O要求を送信し、前記他のコントローラでのI/O処理を実行する。

【0017】

又、本発明のストレージ制御方法は、単数又は複数の物理ユニットで構成された論理ユニットのデータを、ホストからの要求でアクセスするストレージ制御方法において、前記ホストからの複数の論理ユニットを連結した連結論理ユニットへのI/O要求をチャネルアダプタで受信するステップと、前記複数の論理ユニットを担当する複数のコントローラの内、前記連結論理ユニットを構成する一の論理ユニットを担当する一のコントローラへ前記チャネルアダプタからI/O要求を送信して、前記一のコントローラでI/O処理するステップと、前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへ前記チャネルアダプタからI/O要求を送信し、前記他のコントローラでのI/O処理を実行するステップとを有する。

【0018】

本発明では、複数のコントローラにまたがる論理ユニットの連結を、複数のコントローラへのデータ要求処理で可能としたため、コントローラにおけるコンカ

ネットーションLUのI/O処理の負荷を分散できる。即ち、コントローラの性能やキャッシュメモリのサイズを大きくすることなく、論理ユニットの連結が可能となる。又、連結する論理ユニットの選択の自由度が増加し、柔軟性のある大容量LUの構成が可能となり、ユーザーの便宜性を向上できる。

【0019】

又、本発明では、好ましくは、前記一のコントローラは、前記I/O処理後、前記チャネルアダプタに、前記I/O要求が前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへまたがるI/O要求であるかを判定し、前記チャネルアダプタに応答する。

【0020】

この形態では、コントローラが、連結論理ユニットを構成する他の論理ユニットの他のコントローラへまたがるI/O要求であるかを判定するため、チャネルアダプタの負担を軽減でき、ホストを待たせることがないI/O要求の受け付けが可能となる。

【0021】

又、本発明では、好ましくは、前記各コントローラは、各論理ユニットのLBA範囲を格納するテーブルを有し、前記I/O要求の要求LBA範囲で、前記テーブルを参照して、前記I/O要求が前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへまたがるI/O要求であるかを判定するため、テーブル参照で容易に、またがるI/O要求かを判定できる。

【0022】

又、本発明では、好ましくは、前記チャネルアダプタは、前記一のコントローラからの前記他のコントローラへまたがるI/O要求であるとの応答に応じ、前記他のコントローラへ前記I/O要求を送信することにより、メッセージ応答で容易に、コントローラ間にまたがるI/O処理を実行できる。

【0023】

更に、本発明では、好ましくは、前記チャネルアダプタは、各論理ユニットに対応する前記コントローラと、前記各論理ユニットのLBA範囲と、前記連結論理ユニットを構成する論理ユニットとを格納するテーブルを有し、前記ホストか

らのI/O要求に対し、対応する前記論理ユニットのコントローラを選択する。このため、チャネルアダプタで、容易に、ホストのI/O要求に対応する論理ユニットのコントローラを選択できる。

【0024】

更に、本発明では、好ましくは、前記各コントローラは、担当する前記論理ユニットのデータの一部を格納するキャッシュメモリと、前記I/O要求に応じて、前記キャッシュメモリを使用して、I/O処理する処理部とを有する。これにより、コントローラ間にまたがるI/O要求でも、高速にI/O処理できる。

【0025】

更に、本発明では、好ましくは、前記チャネルアダプタは、前記複数のコントローラへ接続するための複数のチャネルアダプタからなることにより、複数のホストのコンカテネーションLUアクセスが可能となる。

【0026】

【発明の実施の形態】

以下、本発明の実施の形態を、ストレージシステム、I/O処理、他の実施の形態の順で説明する。

【0027】

【ストレージシステム】

図1は、本発明の一実施の形態のストレージシステムの構成図であり、図2は、そのCAの制御テーブルの構成図、図3は、そのCMの制御テーブルの構成図である。図1は、磁気ディスクを使用したRAID (Redundant Arrays of Inexpensive Disk) システムを示す。図1に示すように、ストレージシステムは、ホスト3に接続されるストレージ制御装置(ファイル制御装置)1と、ストレージ制御装置1に接続された多数の磁気ディスク装置2とからなる。

【0028】

ストレージ制御装置1は、複数のCA (Channel Adapter) 10、11、…、1nと、複数のCM (Centralized Module) 20、30と、複数のDA (Device Adapter) 40、…4nとのファンクションモジュールによって構成されている。

【0029】

C A (Channel Adapter) 1 0、 1 1、 …、 1 n は、 ホスト 3 を結ぶホスト・インターフェースの制御をつかさどる回路であり、 ファイバーチャネル回路 (F C) と、 C P U 5 2 と、 制御テーブル 5 0 (図 2 で後述する) とを有する。 D A (Device Adapter) 4 0、 …、 4 n は、 ディスクデバイス 2 を制御するため、 ディスクデバイスとコマンド、 データのやり取りを行う回路であり、 例えば、 ファイバーチャネル回路 (F C) や DMA 回路等で構成される。

【0030】

C M (Centralized Module) 2 0、 3 0 は、 C P U 2 2、 3 2 と、 キャッシュメモリ 2 4、 3 4 と、 制御テーブル 2 6、 3 6 (図 3 で後述する) とを有する。 C P U 2 2、 3 2 は、 ファイルアクセスプログラム (リード／ライトプログラム) 、 R A I D 管理プログラム等を実行し、 リード／ライト処理、 R A I D 管理処理等を実行する。

【0031】

C M 2 0 は、 論理ユニット L U 0 のディスク装置 2 を担当し、 C M 3 0 は、 論理ユニット L U n のディスク装置 2 を担当する。 図 1 では、 各論理ユニット L U 0、 L U n において、 ディスク装置 2 が、 例えば、 R A I D 5 の構成を有する。 キャッシュメモリ 2 4、 3 4 は、 各々、 担当するディスク装置のデータの一部を格納し、 ホストからのライトデータを格納する。

【0032】

C P U 2 2 は、 C A 1 0、 1 1、 …、 1 n を介しホスト 3 からのリード要求を受けて、 キャッシュメモリ 2 4 を参照し、 物理ディスクへのアクセスが必要かを判定し、 必要であれば、 ディスクアクセス要求を D A 4 0 に要求する。 又、 C P U 2 2 は、 ホスト 3 からのライト要求を受けて、 ライトデータをキャッシュメモリ 2 4 に書き込み、 且つ内部でスケジュールされるライトバック等を D A 4 0 に要求する。

【0033】

同様に、 C M 3 0 でも、 C P U 3 2 は、 C A 1 0、 1 1、 …、 1 n を介しホスト 3 からのリード要求を受けて、 キャッシュメモリ 3 4 を参照し、 物理ディスクへのアクセスが必要かを判定し、 必要であれば、 ディスクアクセス要求を D A 4

n に要求する。又、CPU32は、ホスト3からのライト要求を受けて、ライトデータをキャッシュメモリ34に書き込み、且つ内部でスケジュールされるライトバック等をDA4nに要求する。

【0034】

CA10, 11, …, 1nには、図2で示す制御テーブル50が設けられている。図2において、Host LU Numberは、ホスト3が認識するホスト論理ユニット番号と、Concatenation LU Numberは、連結された論理ユニット番号と、LU Numberは、論理ユニット番号、CM Numberは、論理ユニットを担当するCM機番、Start LBAは、論理ユニット番号の論理ユニットの開始LBA（論理ブロックアドレス）、End LBAは、論理ユニット番号の論理ユニットの終了LBA（論理ブロックアドレス）である。

【0035】

即ち、CA10の制御テーブル50は、ホスト3の認識する論理ユニット番号と、これに対応するストレージシステムの認識する論理ユニット番号と、これを担当するCM機番、ストレージシステムの論理ユニットを連結し、1つのホストの論理ユニットに定義する連結論理ユニット番号と、ストレージシステムの各論理ユニットの記憶空間（開始、終了論理ブロックアドレス）を格納する。

【0036】

次に、CM20, 30には、図3で示す制御テーブル26(36)が設けられている。制御テーブル26(36)は、ストレージシステムの認識する論理ユニット番号LU Numberと、これを担当するCM機番CM Number、ストレージシステムの論理ユニットを連結し、1つのホストの論理ユニットに定義する連結論理ユニット番号Concatenation LU Numberと、ストレージシステムの各論理ユニットの記憶空間（開始、終了論理ブロックアドレス）Start LBA, End LBAを格納する。

【0037】

[I/O処理]

次に、前述の制御テーブル50, 26(36)を使用した、CA10, …, 1n, CM20(30)のI/O処理を説明する。図4は、CAのホスト要求受け付け処理フロー図、図5は、CMのデータアロケーション処理フロー図、図6は

、CAのデータ転送処理フロー図、図8は、CAのI/Oコンカテネーション処理フロー図である。図9乃至図11は、そのI/O処理フロー図である。

【0038】

先ず、図4により、CAのホスト受け付け処理を説明する。

【0039】

(S10) CA10は、ホスト3からリード又はライトI/O要求を受ける。

【0040】

(S12) CA10のCPU52は、CA制御テーブル50(図2)を使用し、ホスト要求LU Numberから、Concatenation LU Numberを求める。

【0041】

(S14) CA10のCPU52は、CA制御テーブル50(図2)を使用し、ホスト要求LBAから担当CM Numberを求める。

【0042】

(S16) CA10は、担当CMに対し、データ要求メッセージの送信を行う。このデータ要求メッセージには、前述のConcatenation LU Number、I/O要求LBA(開始LBA)、I/O要求範囲が含まれる。そして、終了する。

【0043】

次に、図5により、CMのデータアロケーション処理を説明する。

【0044】

(S20) CM20は、CA10からデータ要求メッセージを受ける。

【0045】

(S22) CM20のCPU22は、キャッシュメモリ24の管理情報を使用し、ホスト要求データが存在するかをチェックする。

【0046】

(S24) CM20のCPU22は、要求データがキャッシュメモリ24に存在する場合には、ステップS26に進む。一方、CPU22は、要求データがキャッシュメモリ24に存在しない場合には、ミスヒット処理を行う。即ち、DA40を介し対象論理ディスクを構成する物理ディスク2からデータをキャッシュメモリ24にステージングする。

【0047】

(S26) このように、要求データが、キャッシュメモリ24にアロケーションされると、CM20は、要求元CA10に対し、データアロケーション応答を返す。このデータアロケーション応答には、データ格納キャッシュアドレスが含まれる。そして、終了する。

【0048】

次に、図6により、CAのデータ転送処理を説明する。

【0049】

(S30) CA10は、CM20からデータアロケーション応答を受ける。

【0050】

(S32) CA10のCPU52は、CM20のキャッシュメモリ24を前述のデータ格納アドレスで、DMA制御し、アロケーションされたデータを、ホスト3に転送する。

【0051】

(S34) CA10のCPU52は、アロケーション通知されたデータの転送が終了すると、CM20に対して、データ転送完了メッセージを送信する。そして、終了する。

【0052】

次に、図7により、CMのデータ転送完了メッセージ処理を説明する。

【0053】

(S40) CM20は、CA10からデータ転送完了メッセージを受ける。

【0054】

(S42) CM20のCPU22は、CM制御テーブル26(図3)を参照し、図5のステップS30で受信したデータ要求メッセージ中のI/O要求LBAとI/O要求範囲と、コンカテネーションLU番号から複数のCMでまたがったI/O要求かをチェックする。

【0055】

(S44) CM20のCPU22は、複数CMでまたがったI/O要求でない場合には、コンカテネーションフラグを‘OFF’する。一方、CPU22は、複数

CMでまたがったI/O要求であると判定すると、コンкатネーションフラグを‘ON’する。そして、CPU22は、CM制御テーブル26（図3）を参照し、そのコンкатネーションLUにおいて、連結しているCM機番を求める。

【0056】

(S46) このようなチェックの終了後に、CM20は、要求発行元CA10に対し、I/Oコンкатネーションメッセージを送信する。このI/Oコンкатネーションメッセージには、前述のコンкатネーションフラグと、連結したCM機番が含まれる。そして、終了する。

【0057】

次に、図8により、CAのI/Oコンкатネーション処理を説明する。

【0058】

(S50) CA10は、CM20からI/Oコンкатネーションメッセージを受ける。

【0059】

(S52) CA10のCPU52は、I/Oコンкатネーションメッセージ中のコンкатネーションフラグが‘ON’かを判定する。このフラグがONでなければ、CA10は、I/O処理完了のステータスを、ホスト3に応答する。そして、終了する。

【0060】

(S54) 一方、コンкатネーションフラグがONである時には、I/Oコンкатネーションメッセージ中の連結CM機番のCMに対し、再度データ要求メッセージを送信する。そして、終了する。

【0061】

このデータ要求メッセージを受けたCMは、図5の処理を行い、CA10は、図6の処理を行い、CMは、図7の処理を行い、CAは、図8の処理を行う。

【0062】

図9乃至図11で、このI/O処理の具体例を説明する。図9乃至図11では、論理ユニットLU0とLU1とを連結して、コンкатネーションLU0を構成しているものとする。

【0063】

図9に示すように、ホスト3からコンカテネーションLU0の内、論理ユニットLU0に相当するLBA（論理ブロックアドレス）範囲へのI/Oアクセスの指定があると、CA11は、CA制御テーブル50を参照し、I/O開始LBAから担当論理ユニットLU0を求め、更に、求めたLU0より担当CM20を求める。CA11は、該当CM20に対して、I/Oデータ要求を行う。

【0064】

又、図10に示すように、ホスト3からコンカテネーションLU0の内、論理ユニットLU1に相当するLBA（論理ブロックアドレス）範囲へのI/Oアクセスの指定があると、CA11は、CA制御テーブル50を参照し、I/O開始LBAから担当論理ユニットLU1を求め、更に、求めたLU1より担当CM30を求める。CA11は、該当CM30に対して、I/Oデータ要求を行う。

【0065】

更に、図11に示すように、ホスト3からコンカテネーションLU0の内、論理ユニットLU0及びLU1にまたがったLBA（論理ブロックアドレス）範囲へのI/Oアクセスの指定があると、CA11は、CA制御テーブル50を参照し、I/O開始LBAから担当論理ユニットLU0を求め、更に、求めたLU0より担当CM20を求める。CA11は、該当CM20に対して、I/Oデータ要求を行う。

【0066】

次に、CM20は、I/O処理終了後、CM20は、CM制御テーブル26を参照して、別のLUにおいても、処理を継続させる必要があることを認識して、これをメッセージとして、CA11に通知する。このメッセージ上には、どのCMに対して処理を継続させればよいかの情報を含む（ここでは、CM30）。CA11は、通知されたメッセージにより、CM30に対して、I/Oデータ要求を行う。

【0067】

このように、複数のCMにまたがるLUの連結を、複数のCMへのデータ要求処理で可能としたため、第1に、図9及び図11に示すように、CMのコンカネ

テーションLUのI/O処理の負荷を分散できる。即ち、CMのコントローラの性能やキャッシュメモリのサイズを大きくすることなく、論理ユニットの連結が可能となる。

【0068】

又、連結する論理ユニットの選択の自由度が増加し、柔軟性のある大容量LUの構成が可能となり、ユーザーの便宜性を向上できる。

【0069】

更に、この実施の形態では、制御テーブルと、CMのデータ転送完了メッセージ処理を追加するだけで、実現でき、容易に且つ性能をそれほど低下することなく実現できる。又、メッセージという簡単な方法で実現できる。

【0070】

[他の実施の形態]

前述の実施の形態では、I/O要求をリードアクセスで説明したが、ライトアクセスも同様の処理で実行できる。又、前述の実施の形態では、図1のような冗長構成のRAIDで説明したが、これ以外の冗長構成のストレージシステムに適用できる。更に、物理ディスクは、磁気ディスク、光ディスク、光磁気ディスク等、各種のストレージデバイスを適用できる。

【0071】

更に、コンкатネーションLUを1つで説明したが、図2、図3の制御テーブルに示すように、複数のコンкатネーションLUにも適用できる。同様に、CMで、コンкатネーションの判断を行っているが、CAで、コンкатネーションの判定を行っても良い。

【0072】

以上、本発明を実施の形態により説明したが、本発明の趣旨の範囲内において、本発明は、種々の変形が可能であり、本発明の範囲からこれらを排除するものではない。

【0073】

(付記1) 単数又は複数の物理ユニットで構成された論理ユニットのデータを、ホストからの要求でアクセスするストレージ制御装置において、前記ホストと

のインターフェースを行うチャネルアダプタと、複数の論理ユニットの個々を担当する複数のコントローラとを有し、前記チャネルアダプタは、前記ホストからの前記複数の論理ユニットを連結した連結論理ユニットへのI/O要求に対し、前記複数のコントローラの内、前記連結論理ユニットを構成する一の論理ユニットを担当する一のコントローラへI/O要求を送信して、前記一のコントローラでのI/O処理した後、前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへI/O要求を送信し、前記他のコントローラでのI/O処理を実行することを特徴とするストレージ制御装置。

【0074】

(付記2) 前記一のコントローラは、前記I/O処理後、前記チャネルアダプタに、前記I/O要求が前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへまたがるI/O要求であるかを判定し、前記チャネルアダプタに応答することを特徴とする付記1のストレージ制御装置。

【0075】

(付記3) 前記各コントローラは、各論理ユニットのLBA範囲を格納するテーブルを有し、前記I/O要求の要求LBA範囲で、前記テーブルを参照して、前記I/O要求が前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへまたがるI/O要求であるかを判定することを特徴とする付記2のストレージ制御装置。

【0076】

(付記4) 前記チャネルアダプタは、前記一のコントローラからの前記他のコントローラへまたがるI/O要求であるとの応答に応じ、前記他のコントローラへ前記I/O要求を送信することを特徴とする付記2のストレージ制御装置。

【0077】

(付記5) 前記チャネルアダプタは、各論理ユニットに対応する前記コントローラと、前記各論理ユニットのLBA範囲と、前記連結論理ユニットを構成する論理ユニットとを格納するテーブルを有し、前記ホストからのI/O要求に対し、対応する前記論理ユニットのコントローラを選択することを特徴とする付記1のストレージ制御装置。

【0078】

(付記6) 前記各コントローラは、担当する前記論理ユニットのデータの一部を格納するキャッシュメモリと、前記I/O要求に応じて、前記キャッシュメモリを使用して、I/O処理する処理部とを有することを特徴とする付記1のストレージ制御装置。

【0079】

(付記7) 前記チャネルアダプタは、前記複数のコントローラへ接続するための複数のチャネルアダプタからなることを特徴とする付記1のストレージ制御装置。

【0080】

(付記8) 単数又は複数の物理ユニットで構成された論理ユニットのデータを、ホストからの要求でアクセスするストレージ制御方法において、前記ホストからの複数の論理ユニットを連結した連結論理ユニットへのI/O要求をチャネルアダプタで受信するステップと、前記複数の論理ユニットを担当する複数のコントローラの内、前記連結論理ユニットを構成する一の論理ユニットを担当する一のコントローラへ前記チャネルアダプタからI/O要求を送信して、前記一のコントローラでI/O処理するステップと、前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへ前記チャネルアダプタからI/O要求を送信し、前記他のコントローラでのI/O処理を実行するステップとを有することを特徴とするストレージ制御方法。

【0081】

(付記9) 前記一のコントローラは、前記I/O処理後、前記チャネルアダプタに、前記I/O要求が前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへまたがるI/O要求であるかを判定し、前記チャネルアダプタに応答するステップを更に有することを特徴とする付記8のストレージ制御方法。

【0082】

(付記10) 応答ステップは、前記コントローラが、各論理ユニットのLBA範囲を格納するテーブルを、前記I/O要求の要求LBA範囲で参照して、前記

I/O要求が前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへまたがるI/O要求であるかを判定するステップを有することを特徴とする付記9のストレージ制御方法。

【0083】

(付記11) 前記他のコントローラでI/O処理を実行するステップは、前記チャネルアダプタが、前記一のコントローラからの前記他のコントローラへまたがるI/O要求であるとの応答に応じ、前記他のコントローラへ前記I/O要求を送信するステップからなることを特徴とする付記9のストレージ制御方法。

【0084】

(付記12) 前記受信ステップは、前記チャネルアダプタが、各論理ユニットに対応する前記コントローラと、前記各論理ユニットのLBA範囲と、前記連結論理ユニットを構成する論理ユニットとを格納するテーブルを参照し、前記ホストからのI/O要求に対し、対応する前記論理ユニットのコントローラを選択するステップを有することを特徴とする付記8のストレージ制御方法。

【0085】

(付記13) 前記I/O要求に対するI/O処理ステップは、担当する前記論理ユニットのデータの一部を格納するキャッシュメモリを、前記I/O要求に応じて、使用して、I/O処理するステップからなることを特徴とする付記8のストレージ制御方法。

【0086】

(付記14) 前記受信ステップは、前記複数のコントローラへ接続するための複数のチャネルアダプタのいずれかが、前記ホストからのI/O要求を受信するステップからなることを特徴とする付記8のストレージ制御方法。

【0087】

【発明の効果】

このように、本発明では、複数のCMにまたがるLUの連結を、複数のCMへのデータ要求処理で可能としたため、CMのコンカネーションLUのI/O処理の負荷を分散できる。即ち、CMのコントローラの性能やキャッシュメモリのサイズを大きくすることなく、論理ユニットの連結が可能となる。

【0088】

又、連結する論理ユニットの選択の自由度が増加し、柔軟性のある大容量LUの構成が可能となり、ユーザーの便宜性を向上できる。コントローラ自体の性能を向上できる。

【図面の簡単な説明】**【図1】**

本発明の一実施の形態のストレージシステムの構成図である。

【図2】

図1のCA制御テーブルの構成図である。

【図3】

図1のCM制御テーブルの構成図である。

【図4】

本発明の一実施の形態のCAのホスト要求受け付け処理フロー図である。

【図5】

本発明の一実施の形態のCMデータアロケーション処理フロー図である。

【図6】

本発明の一実施の形態のCAのデータ転送処理フロー図である。

【図7】

本発明の一実施の形態のCMデータ転送完了メッセージ処理フロー図である。

【図8】

本発明の一実施の形態のCAのI/Oコンカテネーション処理フロー図である

◦

【図9】

図1のシステムの連結論理ユニットの論理ユニットアクセス動作説明図である

◦

【図10】

図1のシステムの連結論理ユニットの他の論理ユニットアクセス動作説明図である。

【図11】

図1のシステムの連結論理ユニットのコントローラ間にまたがる複数の論理ユニットアクセスの動作説明図である。

【図12】

従来技術の構成図である。

【図13】

従来技術のコンカテネーションLUの説明図である。


【符号の説明】

- 1 ストレージ制御装置
 - 2 ストレージ機器（物理ユニット）
 - 3 ホスト
 - 1 1、…、1 n チャネルアダプタ
 - 4 0、…、4 n デバイスアダプター
 - 2 0, 3 0 CM（コントローラ）
 - 2 2, 3 4 CPU
 - 2 4, 3 4 キャッシュメモリ
 - 2 6, 3 6 CM制御テーブル
 - 5 0 CA制御テーブル
 - 5 2 CPU
- LU0, LU1 論理ユニット
- LU コンカテネーション論理ユニット

【書類名】

図面

【図 1】



【図2】

50


HOST LU NUMBER	CONCATENATIO N LU NUMBER	START LBA	END LBA	LU NUMBER	CM NUMBER
0	0	00000000	00000FFF	0	0
		00001000	00001FFF	1	1
		00002000	00003FFF	2	0
		00004000	00007FFF	3	1
1	1	00000000	00000FFF	4	1
		00001000	00004FFF	5	1
2	2	:	:	:	:
		:	:	:	:
	:	:	:	:	:

【図3】


26(36)

CONCATENATION LU NUMBER	START LBA	END LBA	LU NUMBER	CM NUMBER
0	00000000	00000FFF	0	0
	00001000	00001FFF	1	1
	00002000	00003FFF	2	0
	00004000	00007FFF	3	1
1	00000000	00000FFF	4	1
	00001000	00004FFF	5	1
2	:	:	:	:
	:	:	:	:
:	:	:	:	:


【図 4】




【図 5】




【図 6】




【図 7】




【図8】




【図9】




【図10】




【図 11】



【図12】



【図13】



【書類名】 要約書

【要約】

【課題】 複数の論理ユニットを連結して、大容量論理ユニットを構築するストレージ制御装置において、複数のコントローラにまたがる論理ユニットの連結を可能とする。

【解決手段】 チャネルアダプタ（10）は、ホスト（3）からの複数の論理ユニット（LU0, LU1）を連結した連結論理ユニットLUへのI/O要求に対し、複数のコントローラ（20, 30）の内、連結論理ユニットを構成する一の論理ユニット（LU0）を担当する一のコントローラ（20）へI/O要求を送信して、一のコントローラ（20）でのI/O処理した後、連結論理ユニットを構成する他の論理ユニット（LU1）を担当する他のコントローラ（30）へI/O要求を送信し、他のコントローラ（30）でのI/O処理を継続する。複数のCMにまたがるLUの連結を、複数のCMへのデータ要求処理で可能としたため、CMのコンカネーションLUのI/O処理の負荷を分散できる。又、連結する論理ユニットの選択の自由度が増加し、柔軟性のある大容量LUの構成が可能となる。

【選択図】 図11

特願 2003-052517

出願人履歴情報

識別番号 [00005223]

1. 変更年月日 1996年 3月26日
[変更理由] 住所変更
住 所 神奈川県川崎市中原区上小田中4丁目1番1号
氏 名 富士通株式会社